8月15日召开由 CIO 时代主办、新基建创新研究院智库支持的“2026制造业可持续发展创新峰会暨首届大湾区AI+智领创新峰会”

湾区启新，智造未来 ！

由 CIO 时代主办、新基建创新研究院智库支持的

“2026制造业可持续发展创新峰会暨首届大湾区AI+智领创新峰会”

活动：全天核心主会场，政策、出海、工业AI、新能源、芯片、生态签约、行业颁奖一站式呈现，重磅大咖轮番开讲。

中资出海专场：聚焦跨国合规、海外 IT 底座、国产装备出海、全球运营升级，全维度拆解出海壁垒。

电子半导体专场：面向 3C、半导体、电路、工控企业，聚焦芯片 AI 转型、具身智能、大模型治理。

《从“摩尔定律”到“韬定律”-智能制造讲座》

何  进 

北京大学深圳芯片重点实验室主任 博士生导师

少年中国芯工程总指挥

本次分享围绕从摩尔定律到韬定律的范式转移，分析摩尔定律面临的物理与成本极限，介绍华为提出的韬定律核心逻辑与发展路径，探讨中国芯片产业换道超车的战略方向。

摩尔定律的发展与当前困境

• 摩尔定律核心定义：经典规律描述为每两年芯片集成度翻一番，晶体管尺寸减小一半，单位芯片成本降低一半，是过去70余年芯片产业发展的核心驱动规律。

• 当前面临的双重极限：芯片制程进入纳米级后，同时遭遇物理极限与成本极限的双重挤压。

• 🚩重点：摩尔定律已经走到发展的十字路口，边际效益持续递减，是行业公认的核心矛盾

• 核心挑战包括：

1. 物理尺度极限：2nm制程仅相当于约24个原子的尺度，属于原子级制造，制程越先进，对加工精度的要求达到物理边界，同时漏电导致功耗急剧上升；大尺寸AI芯片还会出现严重的热失效问题。

2. 制造成本极限：建设一条2-3nm制程的先进芯片产线投资高达数万亿美元，设计周期也大幅延长，全产业链成本急剧飙升。

3. 架构瓶颈：传统计算架构中存储与计算分离，数据在存储和计算单元间来回传输的功耗占总计算功耗的80%，实际计算仅占20%，带宽、时延、功耗都存在无法解决的固有矛盾，存储芯片已经成为GPU算力提升的瓶颈。

韬定律的提出与核心范式

• 提出背景：在摩尔定律走到尽头、中国芯片产业遭遇光刻机、制程设备、核心材料三重卡脖子的背景下，华为提出超韬定律（高定域芯片设计方法学），开启了芯片产业全新发展路径。

• 🚩重点：韬定律是芯片产业的范式转移，核心逻辑是从「空间维度缩小尺寸」转向「时间维度优化效率」，本质是方法学和底层思维的变革。

• 摩尔定律：以制成/光刻机为核心，重资产驱动，聚焦平面空间，通过缩小晶体管尺寸提升密度，目标是空间优化

• 韬定律：以系统方法学为核心，聚焦时间维度优化，通过缩短信号传输路径、优化时序安排提升单位时间计算效率，目标是时间优化，和摩尔定律提升芯片性能的最终目标一致，只是技术路径完全不同。

韬定律的四层技术架构

• 器件级优化：如果有先进光刻机支持，依然会优先采用新型器件、新材料缩小尺寸、降低功耗，例如FinFET、GAA等器件技术，硅基晶体管都属于器件级创新；未来也可拓展至光子器件等新型单元，从基础物理层面降低功耗、提升开关频率。

• 电路级优化：打破平面二维XY轴限制，向三维立体集成方向发展，通过硅穿孔、玻璃穿孔等技术缩短传输路径，提升电路响应速度与集成度，拓展了原有晶圆300mm直径的平面空间限制。

• 芯片级优化：通过软硬协同设计最大化发挥硬件性能，优化执行单元调度策略，最大化并行处理效率，让复杂计算在芯片内部高速运转，提升单位时间的总计算量。

• 系统级优化：重构总线架构，通过逻辑封装拉近计算与存储的物理距离，实现感存算一体，甚至让计算在存储单元内部完成，从根本上缩短数据传输距离，打破存储与计算分离的传统架构桎梏；实现全系统资源的高效协同调度。

韬定律的产业与战略意义

• 技术层面：是全新的技术路径，通过器件-电路-芯片-系统四层协同优化，压缩时间常数，提升硬件使用效率，现有7nm制程通过韬定律优化就有望在2030年达到A14级芯片的性能。

• 🚩重点：对后发国家的产业战略意义：在中国被技术封锁的背景下，跳出了西方主导的「先进制程竞赛」的路径依赖，开辟了全新的芯片发展解题思路。

• 国家战略层面：保障了我国数字经济、国防安全的芯片自主可控，能够依托现有技术形成独立完整的芯片发展生态，有望重塑全球芯片产业格局。

“少年中国芯工程”

      CIO时代大湾区分院第八届华南CIO班（2026年9月开班），介绍其课程体系、师资（院士、顶级学府教授等）、校友生态及双认证（国内+国际EXIN认证）等福利。